Zobacz książki o podobnej tematyce

Więcej informacji o Applied Formal Verification

• Dane szczegółowe
• Opis
• Ulubione w innej kategorii

Za ten zakup dostaniesz 403 punkty

Opis

Formal verification is a digital design method. This tutorial shows designers how to apply Formal Verification, along with hardware description languages like Verilog and VHDL, to solve real-world design problems.

Szczegóły książki

Kategoria Książki po angielsku Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

• Pełny tytuł: Applied Formal Verification
• Podtytuł: For Digital Circuit Design
• Autor: Harry Foster
• Język: Angielski
• Oprawa: Twarda
• Liczba stron: 240
• EAN: 9780071443722
• ISBN: 9780071443722
• ID: 06505237
• Wydawca: McGraw-Hill Education - Europe
• Waga: 508 g
• Wymiary: 231 × 154 × 23 mm
• Data wydania: 01. May 2005

Ulubione w innej kategorii

---

---

---