Low-Power High-Speed ADCs for Nanometer CMOS Integration / Libristo.pl
Low-Power High-Speed ADCs for Nanometer CMOS Integration

Kod: 01418379

Low-Power High-Speed ADCs for Nanometer CMOS Integration

Autor Zhiheng Cao, Shouli Yan

Low-Power High-Speed ADCs for Nanometer CMOS Integration is about the design and implementation of ADC in nanometer CMOS processes that achieve lower power consumption for a given speed and resolution than previous designs, t ... więcej

565.11


Dostępna u dostawcy
Wysyłamy za 14 - 18 dni
Dodaj do schowka

Zobacz książki o podobnej tematyce

Podaruj tę książkę jeszcze dziś
  1. Zamów książkę i wybierz "Wyślij jako prezent".
  2. Natychmiast wyślemy Ci bon podarunkowy, który możesz przekazać adresatowi prezentu.
  3. Książka zostanie wysłana do adresata, a Ty o nic nie musisz się martwić.

Dowiedz się więcej

Więcej informacji o Low-Power High-Speed ADCs for Nanometer CMOS Integration

Za ten zakup dostaniesz 329 punkty

Opis

Low-Power High-Speed ADCs for Nanometer CMOS Integration is about the design and implementation of ADC in nanometer CMOS processes that achieve lower power consumption for a given speed and resolution than previous designs, through architectural and circuit innovations that take advantage of unique features of nanometer CMOS processes. A phase lock loop (PLL) clock multiplier has also been designed using new circuit techniques and successfully tested. 1) A 1.2V, 52mW, 210MS/s 10-bit two-step ADC in 130nm CMOS occupying 0.38mm2. Using offset canceling comparators and capacitor networks implemented with small value interconnect capacitors to replace resistor ladder/multiplexer in conventional sub-ranging ADCs, it achieves 74dB SFDR for 10MHz and 71dB SFDR for 100MHz input.§2) A 32mW, 1.25GS/s 6-bit ADC with 2.5GHz internal clock in 130nm CMOS. A new type of architecture that combines flash and SAR enables the lowest power consumption, 6-bit 1GS/s ADC reported to date. This design can be a drop-in replacement for existing flash ADCs since it does require any post-processing or calibration step and has the same latency as flash. §3) A 0.4ps-rms-jitter (integrated from 3kHz to 300MHz offset for 2.5GHz) 1-3GHz tunable, phase-noise programmable clock-multiplier PLL for generating sampling clock to the SAR ADC. A new loop filter structure enables phase error preamplification to lower PLL in-band noise without increasing loop filter capacitor size.

Szczegóły książki

Kategoria Książki po angielsku Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

565.11

Ulubione w innej kategorii


250 000
zadowolonych klientów

Od roku 2008 obsłużyliśmy wielu miłośników książek, ale dla nas każdy był tym wyjątkowym.


Paczkomat 12,99 ZŁ 31975 punktów

Copyright! ©2008-24 libristo.pl Wszelkie prawa zastrzeżonePrywatnieCookies


Konto: Logowanie
Wszystkie książki świata w jednym miejscu. I co więcej w super cenach.

Koszyk ( pusty )

Kup za 299 zł i
zyskaj darmową dostawę.

Twoja lokalizacja: