Zobacz książki o podobnej tematyce

Więcej informacji o Formal Semantics and Proof Techniques for Optimizing VHDL Models

• Dane szczegółowe
• Opis
• Ulubione w innej kategorii

Za ten zakup dostaniesz 331 punkty

Opis

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Szczegóły książki

Kategoria Książki po angielsku Computing & information technology Computer programming / software development Programming & scripting languages: general

• Pełny tytuł: Formal Semantics and Proof Techniques for Optimizing VHDL Models
• Autor: Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey
• Język: Angielski
• Oprawa: Twarda
• Liczba stron: 158
• EAN: 9780792383758
• ISBN: 0792383753
• ID: 01397588
• Wydawca: Springer
• Waga: 970 g
• Wymiary: 235 × 155 × 15 mm
• Data wydania: 30. November 1998

Ulubione w innej kategorii

---

---

---